【導讀】汽車是近兩年被高頻提及的產業，2022年至2029年，預計電動汽車（EV）占比將增長近一倍，同時L2級別及以上的自動駕駛汽車占比也在逐漸增加。中國則處于“彎道超車”的市場地位，到去年為止，電動汽車占比已經超過了一半。
汽車是近兩年被高頻提及的產業，2022年至2029年，預計電動汽車（EV）占比將增長近一倍，同時L2級別及以上的自動駕駛汽車占比也在逐漸增加。中國則處于“彎道超車”的市場地位，到去年為止，電動汽車占比已經超過了一半。
對汽車來說，電動汽車的功率轉換需要大功率分立半導體，電池管理IC負責電池平衡和監控，ADAS（以及最終的無人駕駛）需要RF、激光雷達、超聲波和圖像傳感器以及高端處理能力，MCU/SoC則負責控制車內功能，在車輛安全方面發揮著關鍵作用。
這將不斷驅動半導體在汽車中的數量和金額占比增加。據測算，2023年芯片在整車中的占比在800～1000美元，5年后可能會達到1500美元。反觀過去一年半導體產業發展，消費類產品相對疲軟，且到現在仍未有明顯復蘇跡象，因此汽車會是過去一年芯片產業最大驅動力之一。
增長之下，滿是挑戰。汽車產品的質量與人的生命財產安全有著直接的關系，一旦出現問題，可能會帶來毀滅性的打擊。因此，車規級產品對整體質量的把控相對更為嚴格，加之ADAS級別提升，芯片測試的復雜程度也呈指數級增長。
此外，對汽車芯片來說，越早能夠發現問題，就越能將成本前移，從而獲得更好的市場競爭力。泰瑞達（Teradyne）作為自動測試設備行業（ATE）關鍵領導者，最近分享了先進節點下，汽車芯片所面臨的挑戰與良策，同時分享了如何助力國產芯片解決測試難題。
策略、流程、工具，實現零質量缺陷的三大要點
“無論是AEC-Q100還是ISO26262，其本質目標都是零質量缺陷（0 DPPM，即每百萬分之零的缺陷），要完成零缺陷，任何一個環節都不能掉鏈子，因為環節太多，哪怕任一環節出現千分之一、萬分之一的問題，疊加起來都會是非常大的質量缺陷。”泰瑞達中國區總經理Felix Huang這樣解釋道。
對泰瑞達來說，零缺陷是永遠的目標，目前國內頂尖的ADAS公司已在泰瑞達平臺上做到10 DPPM，但同時也付出了很高的成本。正常來說，一顆芯片測試成本占芯片售價5%～10%，最多不超過15%，而該公司的產品則接近30%，超過大芯片封裝的成本。
因此，想要更好地實現零質量缺陷的目標，有三個關鍵點。一是策略，關鍵點是在設計階段就考慮到如何做好測試；二是流程，關鍵點做好協作和自動化；三是工具，關鍵點是實時、預測和智能。
1. 策略：用靈活的測試方案實現成本優化
首先，在測試策略方面，在芯片設計開始時，就要考慮到如何達到零質量缺陷的效果，這需要在初期考慮測試方案的設計和策略，以平衡成本。
雖然用在汽車中的芯片都叫車規芯片，但其實每種芯片要求標準和成本不同。實際上，質量與成本相關聯，質量等級越高，失效成本就會降低，但相應的就要做一些預防性的提前檢測，從而拉高前期成本。此外，因質量問題而帶來的客退、測試成本等顯性成本之外，庫存成本、運輸成本、人員變動成本等隱性成本的影響要比顯性成本大得多。
最終，整體成本會呈現“浴盆曲線”，其最低點就是兩種成本的交界點，不同芯片的權衡都有所不同。比如說，自動駕駛芯片與汽車行駛直接相關，一旦出問題，就是人員安全問題，所以要求質量等級更高。再比如，座艙芯片可以通過后裝市場來增級，質量要求也沒有那么高。
芯片測試主要分為Wafer Sort（WS，晶圓測試）、Partial Assembly（PA，部分封裝）、Final Test（FT，成品測試）、System Level Test（SLT，系統級測試）四個階段，當然晶圓測試、成品測試完成后并不代表結束，測試是貫穿汽車電子全產業鏈的重要環節。
對芯片來說，如果很多問題在晶圓測試階段就能檢測出來，到了成品測試時就不需要再去檢測，這種測試前移和后移就指的就是“FLEX Test”。
對汽車芯片來說，一顆芯片售價中，測試成本始終與封裝、工藝成本相比占比較小，發現問題越早，就能把測試項從最終測試前置，省掉封裝成本。“因此，從成本角度來說，能不能前移多一點，這就要求機臺本身有非常好的穩定性和可重復性，同時測試能力和覆蓋率能夠達到這樣的要求，才有可能實現FLEX Test。”Felix Huang如是說。
當然，測試本身也沒有那么簡單，整個流程需要不斷測量和分析數據才能知道哪些項目能夠前移，FLEX Test背后擁有不同的邏輯，從來沒有固定的答案，必須考慮哪個階段測量什么測試項才能形成最優解，針對不同公司、不同芯片做不同分析。
但實際，多數情況IC設計人員與ATE測試人員隔行如隔山，溝通過程或許存在不可避免的代溝。泰瑞達的專用軟件工具PortBridge就是解決這種問題，為雙方搭建起溝通橋梁，一面是測試機，另一面是EDA工具；IC設計人員操作EDA工具，即可直接控制測試機進行晶圓測試或者成品測試，根據結果實時在線調優，同時也可以藉由PortBridge工具通過ATE直接訪問每個IP并進行調試，加速IP與整個芯片融合。
2. 流程：用自動化、智能化的工具減少人為問題
從1995年到2020年，芯片功能愈加復雜，測試程序復雜度隨之增大，早期一顆SoC芯片可能擁有200個測試項，代碼量約一兩千行，一個或幾個測試工程師就能完成測試工作。而現在則至少擁有2萬行代碼，代碼量達到幾個到幾十個Giga的水平，開發測試程序基本都是由團隊協作開發，最后整合調試。
因此，在這樣的進化過程中，為了減少開開發周期，加速產品上市，就需要整個流程擁有自動化、智能化的工具，減少因為人為因素帶來的問題。
泰瑞達則有不同的軟件支持，其中IG-XL軟件則是ATE行業中口碑最好的開發軟件之一，該軟件兼具實用性、易用性和穩定性。
基于IG-XL軟件，泰瑞達還擁有一款輔助工具Oasis，可以幫助檢測開發代碼質量，比如在Offline階段運行Oasis工具，可以自動檢測不同工程師的代碼有沒有寫錯，有沒有冗余。
多人開發方面，泰瑞達內部擁有全流程管理系統DevOps（Development Operation），該系統自2020年開始引入，這是一個完全自動化的系統，比如說，工程師開始開發一個測試程序時，從Offline階段就會自動調用Oasis中的Offline檢測工具，生成報告，將問題發到相關工程師郵箱，直到把報告中問題全部修復以后，才會進入到下一個階段。
3. 工具：實時、可預測、智能的分析
對測試整個流程來說，流動在其中的“血液”便是數據，不同工藝中，不同的控制按鈕、不同的變量和不同的參數都會流向ATE測試機，除了標準數據（一般來說有兩種格式STDF和TEMS），Fab可以根據實際反饋的數據，來調整工藝參數，優化工藝流程。
歸根結底，零質量缺陷的支撐點就是海量數據，要想讓這些數據真正產生作用，就要做到實時性、可預測性、智能性的分析。尤其對車規芯片來說，數據則更為重要。
泰瑞達的UltraEDGE便是配套的服務器，它內部既包含自建的FDE（故障檢測引擎，Fault Detect Engine）工具，也可安裝第三方數據分析軟件，如OptimalPlus、PDF數據管理軟件，在其中進行加密和機器學習，對抓到的原始數據進行分析，把潛在缺陷反饋給Foundry，最終提升良率，降低成本。
FDE是泰瑞達已經推出的一款大數據分析軟件，它可以將前面測試結果進行統計分析，并比較原有測試結果。早期，它采用的是Static PAT（SPAT），現在車規更多采用的是Dynamic PAT（DPAT），即動態分析。
值得一提的是，泰瑞達在3年前就成立了專門的研究團隊，研究AI怎樣加速測試結果分析，同時在Ultra EDGE Server、FD Engine、Oasis輔助工具中都使用了AI技術。
解決車規芯片的測試難題
如今芯片密度在跟隨摩爾定律不斷膨脹，極速的制程演進也會為汽車芯片測試帶來更多挑戰。根據泰瑞達亞太區銷售副總裁Richard Hsieh的分享，過去半導體測試設備發展，可以分為三個階段。
1990年~2000年，是功能時代，制程工藝集中在0.8μm~0.13μm，芯片搭載功能越來越多，傳統測試平臺逐漸被淘汰；2000年~2015年，是效率時代，隨著工藝從0.13μm發展到14nm，并行測試需求擴大，4工位、8工位測試成為標配；2015年至今，是新興時代，制程工藝步入3nm，此時單純的芯片測試只是基礎性功能，trim（微調）等更多復雜性功能成為標配，這些功能可以有效減少設計時間、提高產品良率。
現在，行業正向1nm演進，也在探索如何在CMOS的制程里制造出數字或“數字+混合信號+RF”，相對應的，也向測試端提出更快的測試速度、更低的測試成本和更快的上市時間等要求。
“測試產業是一個重資本投資的產業，怎樣在投資上獲得很好的回報是關鍵問題。”Richard Hsieh表示，多數人在做資本采購時，都會算固定折舊，當直接成本被折舊抵消，其中大部分就是間接成本。所以對機臺來說，怎樣設計讓它能夠提高它的產品生命周期，以及利用率都是重要的課題。
泰瑞達針對汽車電子市場進行了多元化布局。公司旗下的J750、UltraFLEX、EAGLE等產品可以幫助客戶降低工程成本，提升系統魯棒性，同時用更少的測試單元提供更高產出，并加大良率把控，為客戶提供質量保障和成本有優勢。
泰瑞達從1990年到2025年都推出了不同的平臺，令人驚喜的是，一些客戶現在都還在用在90年代推出的機臺，尤其1995年推出的J750，現在還有很多客戶都在使用量產。
當然，這也并非說明J750一成不變，20年以來，它已經經過了三代升級，每一代板卡密度都在翻番，與此同時，電源模塊也在不斷跟進，隨著需求不同增長，升級速度也開始逐漸縮短。為什么J750如此經久耐用，實際上，它自推出設計指標覆蓋就非常廣泛，穩定性指標MTBF（Mean Time Between Failure）也非常好，可以做到運行一年一塊板卡也不壞。按照利用率來推算時間，可以達到8760個小時。
UltraFLEXplus平臺于2019年推出，其設計生命周期是20年，中間小版本升級是5年，當然其大框架方向是不變的，泰瑞達在設計平臺之初，就按照一個開放、可升級、可進化的框架進行。
對于測試來說，實質上無論車載芯片、工業芯片，對于測試機供應商的廠商來說，測試本質并沒有發生變化，那么車規芯片測試究竟有有什么不同？
Felix Huang表示，對泰瑞達來說，車規芯片和工業芯片測試設備都類似，唯一不一樣是后面的數據處理，比如UltraEDGE、FD Engine統計分析，芯片測試要求提高了，不只是看性能規格測試，而是要看它的統計分布、每個晶圓上的物理分布、最低良率要求、每個溫度下的要求，這些都需要大數據分析進行支持。
目前為止，泰瑞達已經利用FD Engine幫助國內幾家國產芯片設計公司，包括細分領域龍頭，實時監控測試過程變化。泰瑞達已扎根中國20多年，未來，除了持續在國內大方向上發展，汽車也是重要方向。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
國際電子電路（深圳）展覽會HKPCA Show下周三開幕，會議大咖云集，精彩議題搶先揭曉
